Журнал науки о ядерной энергетике и технологиях производства электроэнергии

Implementación de un controlador de caída de tensión programable Vlsi

Meenaakshi Sundhari RP, P. Anantha Christu Raj, D Haripriya, Vishal Moyal, S. Ravikumar y Chandra Mukherjee

Este estudio ofrece una nueva matriz de puertas de área de práctica sincronizada (FPGAs), para minimizar el uso de electricidad. La arquitectura de serie de bits concurrente se muestra en la figura para minimizar el consumo de energía y la sincronización temporal de las estructuras de conmutación. Los investigadores ofrecen un sistema de control de energía de grano fino con cada base de datos de búsqueda para minimizar la energía estática por la longitud del canal, que ahora es equivalente a la dinámica (LUT). Un procesador de 90 nm es el VLSI programable en campo planificado. Su consumo de electricidad es un 42 por ciento menor que el del diseño secuencial.