Журнал электротехники и электронных технологий

Проектирование маломощной ячейки сумматора параллельного префикса КМОП

Шаочэнь Ян, Лау КТ и Юфэй Чжан

Сложение является базовой операцией во многих современных электронных приложениях . Как самый быстрый сумматор, параллельный префиксный сумматор представляет наибольший интерес для многих разработчиков схем. За последние несколько десятилетий напряжение питания и размер транзисторов значительно сократились. Поскольку все больше транзисторов интегрируются на одном кристалле, необходимо позаботиться о проблеме питания. Маломощный сумматор изучался в течение многих лет, и было предложено множество решений. В этой статье новая схема разработана на уровне транзистора. Предлагаемая ячейка схемы использует логику вентиля передачи и структуру на основе MUX. Моделирование проводится с использованием симулятора Cadence® Virtuoso Spectre. Результат показывает, что новый сумматор демонстрирует лучшую производительность с точки зрения рассеивания мощности, что экономит более 5% энергии по сравнению с обычными КМОП-логикой сумматоров с другой длиной слова.